# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-313121

(43) Date of publication of application: 05.11.1992

(51)Int.Cl.

G06F 9/38

(21)Application number: 03-236960

(71)Applicant : HITACHI LTD

(22) Date of filing:

23.08.1991

(72)Inventor: SUTEIIBUN JII HAIJI

**TOORU BAJI** 

(30)Priority

Priority number : 90 575140

Priority date : 29.08.1990


Priority country: US

## (54) INSTRUCTION MEMORY DEVICE

### (57)Abstract:

PURPOSE: To produce a long effective instruction word to the high speed processing while using an instruction memory for the short words.

CONSTITUTION: An internal memory buffer 110 provided against a data processing unit stores a series of instructions supplied from an external program memory 104. The two instructions which ere sequentially adjacent to each other and stored in the buffer 110 receive the accesses in the instruction fetch cycles respectively. An instruction pre-processing unit 112 connected to the buffer 110 recomposes those two adjacent instructions into a single long instruction word when both instructions are coincidence with a fixed standard for combination. If the two instructions are not



coincident with the fixed standard, a long instruction word is produced and therefore the first one of both instructions is combined with NQP instruction. Under such conditions, the second instruction receives an access again in the next instruction fetching cycle as the first one of two adjacent instructions.

Searching, PAJ Page 2 of 2

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平4-313121

(43)公開日 平成4年(1992)11月5日

(51) Int.Cl.5

庁内整理番号 識別記号

FΙ

技術表示箇所

G06F 9/38

3 1 0 A 8725-5B

審査請求 未請求 請求項の数6(全 11 頁)

(21)出願番号

特顯平3-236960

(22)出魔日

平成3年(1991)8月23日

(31)優先権主張番号 575140

(32)優先日

1990年8月29日

(33)優先権主張国

米国(US)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 ステイーブン ジイ ハイジ

アメリカ合衆国, カリフオルニア 94065, レツドウツド シテイー, アポセツト ド

ライブ 570, アパートメント 8111

(72)発明者 トオル バジ

アメリカ合衆国, カリフオルニア 94010, パーリンゲイム, モンテロ アベニユー

1303


(74)代理人 弁理士 玉村 静世

### (54) 【発明の名称】 インストラクシヨンメモリ装置

### (57)【要約】

【目的】 本発明の目的は、短い語のためのインストラ クション・メモリを使用しながら、高速処理に対して有 効な長い命令語を発生するための技術を提供することで ある。

【構成】 データ処理ユニットに対する内部メモリバッ ファ110は外部プログラムメモリ104から供給され る一連の命令を記憶する。内部メモリパッファ1110 に記憶される2つのシーケンス状に隣接せる命令は、各 命令フェッチ・サイクルにおいてアクセスされる。内部 メモリバッファ110に接続されている命令前処理ユニ ット112は、2つの命令が組み合わされるための既定 の基準に一致するときに2つのシーケンス状に隣接せる 命令を単一の長い命令語へ組み替える。既定の基準が一 致しない場合には、長い命令語を発生するために、その 2つの命令のうちの第1のものがノップ命令と組み合わ される。かかる場合、その第2の命令は2つの隣接せる 命令のうちの第1のものとして次の命令フェッチ・サイ クル中に再びアクセスされる。



#### 【特許請求の範囲】

【請求項1】 外部から取得した命令を保持して命令解 **競手段に与えるインストラクションメモリ装置であっ** て、指定されたアドレス位置に第1の命令が記憶され、 記憶された第1の命令を含む一対のシーケンス状に隣接 する命令を同時にアクセスするための手段を含んでい て、一連の命令を一連のアドレス位置に記憶するための 記憶手段と前記記憶手段に接続されていて、前記対にあ る命令が、組み合わされるための既定の基準と一致する ときに、前記対にある命令を単一の長い命令語へと組み 替えるための命令前処理手段とを備えていることを特徴 とするインストラクションメモリ装置。

【請求項2】 前記命令前処理手段は、既定の基準に一 致しないときには、前配対にあるシーケンス状に隣接せ る命令の前記第1の命令のみから長い命令語を発生する ことを特徴とする請求項1記載のインストラクションメ モリ装置。

前記記憶手段及び命令前処理手段に接続 【請求項3】 されていて、前記指定されたアドレスを発生するプログ ラム・カウンタを更に含み、前記プログラム・カウンタ は、前記命令前処理手段が前記対にあるシーケンス状に 隣接せる命令の前記第1の命令のみから長い命令語を発 生するときに前記指定されたアドレスを1の値だけ漸増 させ、前記命令前処理手段が前記対にあるシーケンス状 に隣接せる命令を単一の長い命令語へと組み替えるとき に前記指定されたアドレスを2の値だけ漸増させるため の手段を備えていることを特徴とする請求項2記載のイ ンストラクションメモリ装置。

【請求項4】 前記命令前処理手段は、前記既定の基準 が適合されない場合に、前記対にあるシーケンス状に隣 接する命令のうちの前記第1の命令のみから長い命令語 を発生するために前記第1の命令を既定のノップ命令と 組合わせることにより当該長い命令語を発生する手段を 含んでいることを特徴とする請求項2記載のインストラ クションメモリ装置。

【請求項5】 レジスタ・ストア及びロード命令を解説 する第1の命令デコーダと、演算手段で演算を行うため の命令を解読する第2の命令デコーダとを含むディジタ ル信号処理ユニットのためのインストラクションメモリ 装置であって、指定されたアドレス位置に第1の命令が 40 記憶され、記憶された第1の命令を含む一対のシーケン ス状に隣接する命令を同時にアクセスするための手段を 含んでいて、一連の命令を一連のアドレス位置に記憶す るための配憶手段と前配配憶手段に接続されていて、前 記対にある命令が、組み合わされるための既定の基準と 一致するときに、前記対にある命令を単一の長い命令語 へと組み替え、前記既定の基準に一致しないときには、 前記対にあるシーケンス状に隣接せる命令の前記第1の 命令のみから長い命令語を発生するための命令前処理手 段とを備え前記既定の基準は、前記対にあるシーケンス 50 の通りである。

状に隣接せる命令の一方がレジスタ・ストア命令とレジ

スタ・ロード命令とから成るセットから選ばれた命令で あり、そして前記対にある命令の他方が演算手段で演算 を行うための命令であることを特徴とするインストラク ションメモリ装置。

【請求項6】 前記記憶手段及び命令前処理手段に接続 されていて、前記指定されたアドレスを発生するための プログラム・カウンタを更に含み、前紀プログラム・カ ウンタは、前記命令前処理手段が前記対にあるシーケン ス状に隣接せる命令の前記第1のもののみから長い命令 語を発生するときに前記指定されたアドレスを1の値だ け漸増させ、そして前配命令前処理手段が前記対にある シーケンス状に隣接せる命令を単一の長い命令語へと組 み合わせるときに前配指定されたアドレスを2の値だけ 漸増させるための手段を含んでいることを特徴とする請 求項5記載のインストラクションメモリ装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、外部から取得した命令 を保持して命令解読手段に与えるインストラクションメ モリ装本に関し、ディジタル信号処理プロセッサに適用 して有効な技術に関するものである。

[0002]

【従来の技術】ディジタル信号処理プロセッサは、フィ ルタリング、イコライゼーション、ノイズやエコーの除 去、変調、フリーエ変換、そして画像の強調や特性パラ メータの抽出などに利用される。このディジタル信号処 理プロセッサなどのコンピュータ・アーキテクチャの中 には、長さ60ピット又は64ピットのような長い命令 語の使用が性能を効果的に高揚できるものもある。しか し、長い命令語の使用は、多くのプログラム命令がかか る長い命令語の使用を必要としないために、プログラム の記憶に関してシステムコストを上昇させる。尚、ディ ジタル信号処理プロセッサについて記載された文献の例 としては昭和59年11月30日株式会社オーム社発行 の「LSIハンドブック」第593頁乃至第598頁が ある。

[0003]

【発明が解決しようとする課題】本発明は上記事情に鑑 みてなされたものであり、短い語のためのインストラク ション・メモリを使用しながら、高速処理に対して有効 な長い命令語を発生するための技術を提供することを目

【0004】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0005]

【裸題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記

3

【0006】すなわち、本発明はデータ処理ユニットに 対するインストラクションメモリ装置を対象としてい る。内部インストラクション・メモリは一連の命令を記 憶する。2つのシーケンス状に(連続的に若しくは所定 の順番に従って)隣接する命令は各命令フェックサイク ルにおいてアクセスされる。内部インストラクション・ メモリに接続されている命令前処理ユニットは、2つの シーケンス状に隣接する命令が組み合わされるための既 定の基準と一致するときに、それら2つの命令を単一の 長い命令語へと組み替える。2つの命令のうちの第1の 10 ものは、既定の基準が一致しないときに長い命令語を発 生するために非演算命令つまりノップ命令と組み合わさ れる。この場合、第2の命令は、2つの隣接する命令の 第1のものとして次の命令フェッチ・サイクル中に再び アクセスされる。

【0007】ディジタル信号プロセッサなどにおいて、 プログラム命令は一般に、プロセッサのレジスタへ値を ロードするロード/ストア命令と、数学的計算を行う算 術演算命令とに大別される。数学的計算はプロセッサの レジスタを利用しているが、本発明では、ロード/スト ア命令が、同時に実行される算術演算命令により使用さ れつつあるレジスタに影響しない限り、ロード/ストア 命令が算術演算命令と同時に行われるという事実を利用 する。

#### [0008]

【作用】本発明は、単一の命令への一連の短い命令語の 組み替えが、セットにある既定の規則により決定される ような許容された組み合わせを含むときに、それら一連 の短い命令語を外部プログラム・メモリに記憶するのを 可能にする。このことがメモリ記憶の点で視す富むコス 30 トを低減させ、また、短い命令を長い命令へと動的に組 み替えるのを可能にすることは、プログラムの実行速度 向上若しくは処理能力向上に資する。

#### [0009]

【実施例】以下本発明に係る実施例を順次項目に従って 説明する。

#### 【0010】(好ましい実施例の説明)

【0011】図1には、外部プログラム・メモリ104 に接続されたディジタル信号プロセッサ(DSP) 10 2を持つデータ処理システム100が示されている。外 40 部プログラム・メモリ104は、標準として、ランダム ・アクセス・メモリ(RAM)又はリード・オンリ・メ モリ (ROM) であるが、他の型式のメモリ・システム でも使用できる。いづれの場合においても、DSP10 2は、プログラム命令を外部プログラム・メモリ104 からフェッチし、そしてそうした命令を、内部メモリ・ キャッシュとして使用される内部メモリ・パッファ11 0に一時的に記憶する。例えば、内部メモリ・バッファ 110は、各々の長さが32ビットである512命令語

バッファ110へとロードするめたに使用される正確な 機構及びタイミング制御は設置計画、つまりインプリメ ンテーションごとに変わる。

【0012】(短い及び長い命令語)

【0013】本発明において使用される基礎的原理によ ると、DSP102の内部では、命令セットにおける高 度な直交性及び並行性の点から、長い命令語(例えば、 60~64ピット)が使用される。しかし、32ピット ワイド・プログラム・メモリ104及びDSP102 と外部メモリとの間における32ピット・ワイド・イン タフェースはそれらが64ビットワイド外部プログラム メモリに対するものよりもはるかに康価なために、外部 プログラムメモリ104は短い命令語(例えば、32ビ ット)を記憶する。命令前処理ユニット112は、対に ある命令語を長い命令語に変換し、そしてそれらをDS Pの命令デコーダ114及び116へ供給するために使 用される。

【0014】DSP102は2つの命令デコーダ114 及び116を持っている。第1の命令デコーダ114 は、レジスタ120へ値をロードするために使用される レジスタ・ロード及びストア命令を解読するために使用 される。第2の命令デコーダ116は、数学的計算を行 うために算術論理演算回路122により実行される算術 演算及び実行制御命令を解説する。 算術演算及び実行制 御命令は、ここでは集合的に算術演算命令と呼ばれ、そ うした命令を処理するためのハードウェア回路はEXE Cとして図示されている。

【0015】数学的計算はプロセッサのレジスタを利用 しているが、並列命令デコーダ114,116の使用 は、ロード/ストア命令が同時に実行される算術演算命 令により使用されつつあるレジスタに影響しない限りロ ード/ストア命令が算術演算命令と同時に行えるという 利点を有する。従来のFIRフィルタ・プログラムはこ の規則に従わないことに注意されたい。これは、内部乗 算器が命令サイクルの始めにそれらレジスタのバージョ ンを使用すること、且つそれらレジスタに対して新しく 計算された値がその計算において使用されることを意味 するようである。レジスタの使用については、組み合わ せでのLD/ST及びEXEC命令に関し、もしもある ならば、いかなる制約があるのかを特定することであ

【0016】図2には、短い命令を長い命令へと組み替 える1つの方法が示されている。内部メモリ・バッファ (プログラム・パッファとも記す) 110は2つの間1 26及び128を持ち、欄126は算術演算命令(EX EC) を記憶するために使用され、概128はロード/ ストア命令(LD/ST)を記憶するのに使用される。 外部プログラムメモリ104における各32ピット命令 130は、1ビット命令識別子IID132と、31ビ の記憶容量を持つことができる。データを内部メモリ・ 50 ット命令コード134とを含んでいる。IIDは算術演

算命令に対して値0(ゼロ)に等しく、ロード/ストア 命令に対して値1に等しい。

【0017】DSPのプログラム・カウンタ(以下単に PCとも記す) 136が漸増するにつれて、命令はキャ ッシュ制御器138の制御の下で内部プログラム・パッ ファ110へと読み込まれる。各命令からのIIDピッ トにより制御される命令入力デマルチプレクサ140 は、残りの31ピット命令コードを内部プログラム・バ ッファ110の算術演算命令欄126か又はロード/ス トア欄128のいづれかへと切り換える。

【0018】もしもシーケンス状にフェッチされる二つ の命令が或る既定の基準によって規定されるように適合 可能であるとすると、両命令は内部メモリ・バッファ1 10の単一の欄へとそれぞれロードされ、それにより、 それら2つの命令を単一の長い命令語へと組み合わせ る。もしも2つのシーケンス状にフェッチされる命令が 適合しなければ、そこでの命令は分離せる欄へとロード され、そして、ノップ(つまり、NOP)命令は欄の1 つの使用されていないスロットへとロードされる。

【0019】例えば、図3及び図4に示されている本発 明の第1の好ましい実施例における既定の両立性つまり 適合性規則は以下の通りである。つまり、もしも算術演 算命令にロード/ストア命令が続くと、それら2つの算 術演算命令のかたわらにロード/ストア命令を置くこと により単一の長い命令語へと組み合わされる。もしも1 つの実行命令が別の算術演算命令にすぐに続くとするな らば、第1の算術演算命令に対する対応するロード/ス トア・フィールドはノップで満たされ、そして第2の算 術演算命令は内部プログラム・バッファの次の列に記憶 される。同じことはシーケンスにおける2つ又はそれ以 30 上のロード/ストア命令に対しても適用する。つまり、 ノップは算術演算命令と組み合わされないロード/スト ア命令の算術演算命令フィールドに置かれることにな る。

【0020】図5及び図6に示されている第2の好まし い実施例、そして図8及び図9に示される第3の好まし い実施例において、そこでの既定の適合性規則は第1の 好ましい実施例におけるものと反対である。つまり、も しもロード/ストア命令に算術演算命令が続くとする と、それら2つは、その算術演算命令のかたわらにロー ド/ストア命令を置くことにより単一の長い命令語へと 組み替えられる。かくして、2つのシーケンス状にアク セスされる命令が長い命令語へ組み替えられるかどうか を決めるのに使用される規則としては多くの異なる規則 がある。この発明の他の設置計画では、それらがプログ ラムにおいて生じる順序には無関係に、しかもそれら2 つの命令がDSPでの異なるレジスタをアクセスすると きにのみ、算術演算命令をロード/ストア命令と組み合 わせることができる。

からじかにフェッチして実行するDSPはフェッチ・サ イクル当り1つの命令を実行するというような最大実行 速度を持っている。本発明の内部メモリ・パッファを使 用すると、プログラムがループか又は内部メモリ・バッ ファへと前もってフェッチされた他のコードを持つ場 合、算術演算命令とロード/ストア命令とは同時に実行 され、それにより、外部プログラム・メモリのみを使用 するDSPの性能を2倍にしている。

6

【0022】同じ速度性能は、DSP上に62ピット又 10 は64ビット・ワイド外部プログラム・メモリ及び同様 に広いプログラム・メモリ・インタフェースを使用する ことにより達成される。しかしながら、かかる広いメモ **リ・インタフェースはコストの上昇を招き、しかも、算** 術演算命令及びロード/ストア命令が単一の長い命令語 へと組み替えることのできなかったフィールドでは外部 メモリに記憶される多数の命令がノップを含むために、 極端に大きなプログラムが必要になる。

【0023】本発明を組み込んでいるDSPでもって最 大のプロセッサ性能を達成するために、プログラマ、つ まり、プログラム編集者は算術演算命令及びロード/ス トア命令がインタリープされるようにその命令シーケン スを計画しなければならない。かかるインタリープは、 算術演算命令及びロード/ストア命令が並列に実行され ることを可能にする。もしもかかるインタリーブが使用 できないとしても、プログラムは正確に実行され、しか もDSPのリソースもそれなりに利用される。

【0024】 (第1の好ましい実施例)

【0025】図3及び図4を参照するに、そこにはそう した命令が適合可能であると思われるときにシーケンス 状にアクセスされる命令を組み替えるための内部メモリ パッファ110及び命令前処理ユニット150の1つ のバージョンの好ましい実施例が示されている。この回 路150は、一連の62ビット・ワイド並列命令を発生 するように、直列にある32ビット・ワイド命令を2つ の通路へと分割する。尚、図3と図4は①乃至⑤で示さ れる対応箇所で相互に接続される。

【0026】一般に、図3及び図4に示されている回路 150は、各フェッチ・サイクルをEXEC相とLD/ ST相とに分割するように動作する。プログラム・カウ ンタ54が第1のクロック・サイクルのEXEC相の始 めにインクリメントつまり漸増し、そして新しい命令が アクセスされるものと仮定する。もしもEXEC相中に アクセスされた命令が算術演算命令(IID=0)であ るならば、プログラム・カウンタ154はLD/ST相 の始めにおいてインクリメントされ、そして第2の命令 はLD/ST相中にアクセスされる。もしも第2の命令 が、 IID=1 (すなわち、第1のアクセスされた命令 と組み合わされる命令)を持つロード/ストア命令であ るとすると、その2つの命令はDSPの命令デコーダ1 【0021】プログラム命令を外部プログラム・メモリ 50 14,116への伝達のためにパイプライン・レジスタ

186へと同時にロードされる。もしも第2の命令がロ ード/ストア命令でないとすると、ノップ命令はパイプ ライン・レジスタ186へと第1の(算術演算)命令と 共にロードされ、そしてプログラム・カウンタ154は 次のEXECクロック相の初めに漸増されない。もし も、EXECクロック相中にアクセスされる第1の命令 がロード/ストア命令であったならば、それはノップ命 令と共に、パイプライン・レジスタへとロードされ、そ してプログラム・カウンタ154は、次のEXECクロ ック相の始めまで、漸増されない。

【0027】更に特定するに、回路150は以下のよう に動作する。この実施例において、命令予備プロセッサ 150はその命令フェッチ率を2倍において実行するた めのライン152上におけるクロック信号を使用する。 ライン152上におけるクロック信号は、そのクロック 信号がANDゲート156により通過されるときに、プ ログラムカウンタ154を漸増つまりインクリメントす

【0028】クロック信号は、2つの相補状のクロック 信号、つまり、LD/ST(すなわち、ロード/スト 20 ア) 相信号及びEXEC相信号をライン162及び16 4上にそれぞれ発生するために、フリップフロップ回路 160により分割される。かくして、各命令フェッチ・ サイクル(ライン152上におけるクロック信号の2つ のクロック・サイクルからなる) は、ライン164上に おけるEXEC相信号が可能化される(イネーブルレベ ル例えばハイレベルにされる)間のEXEC相と、ライ ン162上におけるLD/ST相クロック信号が可能化 される間のLD/ST相とから成っている2つの相を持 っている。

【0029】各アクセスされた命令からの命令識別子Ⅰ IDはANDゲート166及び168によりそうした相 クロックの各々と論理的にアンド(論理積)される。も しも、アクセスされた命令が算術演算命令であることを 意味するIID=0をそのアクセス命令が持つならば、 ANDゲート166は、EXECクロック相中に、EX EC有効と呼ばれる可能化された出力信号を発生する。 また、もしも、アクセスされた命令がロード/ストア命 令であることを意味する I I D=1をアクセス命令が持 つならば、ANDゲート168は、ロード/ストア・ク ロック相中に、LD/ST有効と呼ばれる可能化された 出力信号を発生する。2つの信号、つまり、EXEC有 効及びLD/ST有効は、PCクロック・イネーブルと 呼ばれる信号を発生するために、ORゲート170によ り論理的にオア(論理和)される。PCクロック・イネ ープル信号がオンである場合にはいつでも、ライン15 2上におけるクロック信号の次のパルスがANDゲート 156によって通過され、それにより、プログラム・カ ウンタPC154をインクリメントする。

【0030】ANDゲート166により発生されるEX 50 記憶される命令がキャッシュ200からアクセスされる

R

EC有効信号は、マルチプレクサ172が、ノップ命令 か又はEXEC相中にキャッシュ・メモリ・パッファ1 10から読み出されたライン174上での命令コードの いづれをパイプライン・レジスタ176ヘロードするの かを決定する。もしもEXEC相中にアクセスされた命 令が算術演算命令であるならば、この命令はパイプライ ン・レジスタ176へとロードされるが、さもなけれ ば、ノップ命令がロードされる。

【0031】同様にして、ANDゲート168により発 10 生されるLD/ST有効信号は、マルチプレクサ180 がノップ命令か又はLD/ST相中にアクセスされた命 令のいづれをパイプライン・レジスタ182ヘロードす るかを決定する。もしもLD/ST相中にアクセスされ た命令がロード/ストア命令であるならば、この命令は パイプライン・レジスタ182へとロードされるが、さ もなければ、ノップ命令がロードされる。

【0032】各フェッチ・サイクルの終り(すなわち、 次のEXEC相の始め)において、パイプライン・レジ スタ176及び182に配憶された命令コード及び/又 はノップ命令は、それがDSP102のデコーダ114 及び116により解説されるにつれて現行の命令語を記 憶するために使用される別なパイプライン・レジスタ1 86ヘとロードされる。

【0033】最適の計算効率は交互せるロード/ストア 命令及び算術演算命令でもってプログラムを順番に配列 することによって達成され、もしも理想的な命令シーケ ンスが達成されないとしても、外部プログラム・メモリ 104での空間は無駄にならない(内部キャッシュ・メ モリ・パッファ110においても然りである)。

【0034】(第2の好ましい実施例)

【0035】この発明の第2の実施例を示す図5及び図 6において、内部キャッシュ・メモリ200はそのキャ ッシュから2つの命令(すなわち、2列のデータ)を同 時にアクセスするための一重アドレス・デコーダ202 を持っている。内部キャッシュ・メモリの各列は、30 ピット命令コード204と、2つのフラグ、つまり、命 **令識別子IID206に加えてグループ化フラグ208** とを含んでいる。この実施例における命令識別子IID 206は第1の好ましい実施例で使用されたものとは反 対の定義を持っている。特に、長い命令の上位語及び口 ード/ストア命令に対するIIDは0に等しく、そして 長い命令の下位語及び算術演算命令に対する I I Dは1 に等しい。かくして、この実施例は3つの型式の命令、 すなわち、算術演算命令、ロード/ストア命令、及び "長い"命令(すなわち、本質的に、60~64ビット を占める命令)を想定している。尚、図5と図6は①乃 至8で示される対応箇所で相互に接続される。

【0036】この発明の実施例における命令前処理回路 210は以下のように動作する。2つのシーケンス状に

*30* 

q

. 121

場合、もしも両命令からのグループ化フラグが等しいならば、そうした2つの命令は長い命令語へと組み合わされる。もしもグループ化フラグが等しくないとすると、下位アドレス位置(ここでは、第1のアドレス位置と呼ばれる)からアクセスされる命令はノップ命令と組み合わされ、この場合、第2のアクセスされる命令は次の命令フェッチ・サイクル中に(ジャンプ命令がプログラム・カウンタに新しい値を再びロードさせるのでなければ)使用される。かくして、この実施例において、EXEC及びLD/ST命令の順序は命令を組み合わせるかどうかを決定するのに使用されない。代って、各命令に対するグループ化フラグはこの決定をするのに使用され

【0037】この実施例に従って実際に所望の論理を動作させるには、偶数フラグ(EF)信号を反転させる必要があるようで、PCが偶数アドレスを指しているとき、EF=1である。これをチェックしたほうがよい。

【0038】二つのグループ化されたフラグは、 "異な るライン"信号DLを発生するために、排他的ORゲー ト211へ入力される。DLは、2つのグループ化フラ 20 かどうかを決定する。 グが等しくない(すなわち、長い命令語フォーマットを 用いた場合、2つの命令はプログラムの異なるライン上 にある) ならば、可能化 (イネーブルレベルに) される が、2つのグループ化フラグが等しい場合には無能化 (ディスイネーブルレベルに) される。また、DL信号 は、図5及び図6に示されているように、プログラム・ カウンタ214が次の命令フェッチ・サイクルの始めに 1又は2の計数だけインクリメントするかどうかを決定 するのに使用される。プログラム・カウンタ214によ り出力されるアドレス値の最下位ビットは、偶数フラグ (EF) 信号と呼ばれている信号を発生するために反転 される。プログラム・カウンタが偶数アドレスにおける 命令を指しているときでのEFは常に1である。スレー ブ・ユニット215は、プログラム・カウンタの出力+ 1に等しい値を出力する。

【0039】2つの命令は各命令フェッチ・サイクル中に読まれるので、そうした2つの命令の命令識別子間を区別するために2つのラベルが使用される。特に、2つの命令はキャッシュ200でのシーケンシャル状位置(所定の連続的な配置)から検索されるので、偶数アドレス値(すなわち、ゼロに等しい最下位ビットを持つアドレス)と、奇数アドレス値とを持つことになる。偶数アドレスにおける命令からのIIDはEIIDと呼ばれ、そして奇数アドレスにおける命令からのIIDはOIIDと呼ばれる。偶数アドレスにあるキャッシュの列からの命令コード204は母線つまりバス216上で伝送され、奇数アドレスにあるキャッシュの列からの命令コード218上で伝送される。

【0040】次に、2つのアクセスされた命令は1つ又は両命令をパイプライン・レジスタ220へと適切にロ 50

された偶数列からのバス 2 1 6 上における命令コードは、もしもそれがロード/ストア命令(E I I D = 0)であるならば、バッファ 2 2 4 により"0"入力マルチプレクサ 2 2 2 へと通過される。もしもそれがプログラム・カウンタにより指定される命令であるならば、アクセスされた命令は共に、パイプライン・レジスタ 2 2 0 へとロードされることになる。パッファ 2 2 1 及び 2 2 8 に対する制御ロジック 2 2 6 は、もしもアクセスされ

10

ードするように前処理されなければならない。アクセス

た命令が共にロード/ストア命令であるとすると、2つのロード/ストア命令が同時にライン230上に現われるのを回避させるように動作する。同様にして、アクセスされた奇数列からのバス218上における命令コードは、もしもそれがロード/ストア命令(OIID=0)であるならば、バッファ228によりマルチプレクサ2220"0"入力へと通過され、そしてロジック226は、これがそのプログラム・カウンタにより指示されている命令であるのかあるいは両アクセスされた命令がパイプライン・レジスタ220へとロードされるべきなの

【0041】バッファ232及び234は、マルチプレクサ222に対するのと同じ制御方法を用いて、ライン240を介してロジック238の制御の下で偶数及び奇数命令バス216及び218からの命令をマルチプレクサ236の~0~入力へと通過させるけれども、算術演算命令(EIID=1又はOIID=1)はそのマルチプレクサへと通過される。制御論理回路(ロジック)226及び238に対する図6に示されているブール論理式は一例であり、少ない数のインバータ、NANDゲート及びNORゲートを用いて容易に履行される。

【0042】制御論理回路250及び252は、マルチプレクサ222及び236がライン230及び240上での命令か又はノップ命令のいづれをパイプライン・レジスタ220へ通過させるのかを決定する。もしも2つの検索された命令が、DLを0に等しくする同じグループ化フラグを持つならば、論理回路250及び252は共に、"0"の値を出力して、両マルチプレクサに作用し、検索された命令(ライン230及び240上で見出せる)をパイプライン・レジスタ220へと通過させる。こうした命令は次の命令フェッチ・サイクルの始めにおいていそのクロック信号によりパイプライン・レジスタ220へとラッチされる。

【0043】もしも2つの検索された命令が、DLを1に等しくする、同じグループ化フラグを特たないならば、論理回路250は、プログラム・カウンタにより指示される命令が算術演算命令(OIID又はEIID=1)であることを条件にして、ノップ(NOP)をパイプライン・レジスタ220の"LD/ST"部分へ伝送し、さもなければ、その"0"入力ポート上における検索された命令をパイプライン・レジスタ220のLD/

—138—

ST部分へと通過させることになる。同様にして、もし も2つの検索された命令が同じグループ化フラグ(DL =1)を持たないならば、論理回路252は、プログラ ム・カウンタにより指示されている命令がロード/スト ア命令(OIID又はEIID=0)であることを条件 にして、ノップ (NOP) をパイプライン・レジスタ2 20のEXEC部分へ伝送し、さもなければ、その" 0"入力ポート上における検索された命令をパイプライ ン・レジスタ220へと通過させることになる。

【0044】図7を参照するに、そこには、図5及び図 6に示されているこの発明の実施例に関連して使用する ための命令メモリ・キャッシュ200の1つの実施例が 示されている。このメモリ・キャッシュは2つのメモリ ・バンク260及び262を持ち、バンク260は命令 を偶数アドレス位置に記憶するために使用され、バンク 262は命令を奇数アドレス位置に記憶するために使用 される。そこにはまた、2つのプログラム・カウンタ、 つまり、マスタ・プログラム・カウンタ264と、そし てカウンタ264の出力よりも1だけ大きい値を常に出 カするスレープ・プログラム・カウンタ266とがあ

【0045】両プログラム・カウンタには初期値がロー ドされている。マスタ・プログラム・カウンタには特定 の値がロードされ、そしてスレーブ・プログラム・カウ ンタはそれをカウンタ回路270へとロードする前に1 だけその値を漸増させるのにインクリメント回路268 を使用する。その後、両カウンタ264及び266は、

EXEC

(コード) (INSTRタイプ) [コードの管理区間]

R3=スケール A0 = \$0

EXEC EXEC A8 = \$100

EXEC MR=タップ\_\_ナンバー

EXEC A1=タップ\_ナンバー2 /\*計数を繰り返す

fstart EXEC 待ち (SIR)

EXEC R4 = sir

EXEC R4=フロート (R3) LD/ST \*A0 = R4

LD/ST R0 = \*A0 + +% R1 = \*A8 + +%

 $LD/ST \mid EXEC R0 = *A0 + + % R1 = *A8 + + %$ 

A1を反復

[コードのナンバー・クランチング区間]

LD/ST|EXEC R0=\*A0++% /\*フィルタ・コア R1 = \*A8 + + %

[コードの管理区間]

EXEC

A0 -= \$1

/\*データ・ポインタ dec

12

新しい出発アドレスがプログラム・カウンタへとロード されるまで、各フェッチ・サイクルの始めにおいて同じ 量 (1又は2) だけ漸増される。

【0046】2つのプログラム・カウンタ264及び2 6.6からの出力は、どのカウンタ出力が各メモリ・パン ク260, 262へ行くべきかを決定するのに2つのマ ルチプレクサ272及び274を必要とするようになっ ている。マルチプレクサ272は2つの計数値のうち1 つをメモリ・パンク260へ送出し、マルチプレクサ2 10 74は2つの計数値のうちの他の1つをメモリ・パンク 262へ送出する。特に、マスタ・プログラム・カウン タ264により出力される計数値の最下位ビット(LS B) は各マルチプレクサ272, 274のうちのどの入 力が使用されるべきなのかを特定するのに使用される。 もしもLSBが0に等しいならば、マスタ・プログラム カウンタ264は偶数値を出力し(そしてスレープ・ カウンタ266は奇数値を出力する)、それ故、マスタ プログラム計数値は偶数メモリ・パンク260のため に使用され、そしてスレープ・プログラム計数値は奇数 20 メモリ・パンク262のために使用される。もしもLS Bが1に等しいとすると、マスタ・プログラム計数値は 奇数メモリ・パンク262のために使用され、そしてス レープ・プログラム計数値は奇数メモリ・バンク260 のために使用される。

【0047】本発明を適用するFIRフイルタ・プログ ラム (FIR DSP プログラム) の例を表記すると 以下のようになる。

(内容/注釈)

/\*スケーリング定数中の負荷 /\*データのためのペースアドレス /\*係数のためのペースアドレス

/\*モジュロサイズ<フィルタタッ

プナンバー

/\*直列入力を待つ

/\*直列入力をフェッチ

/\*データ変換

/#最新データとして記憶

|| FR2=R0\*r1|| FR5+=R2

EXEC

R5=FI×(R3)/#データ変換

EXEC

SOR = R5

/\*データ・アウト

EXEC

符(SOR)

/\*直列山力を待つ

EXEC

fstartに戻る

【0048】上記プログラムにおける第1の管理区間に 関して、EXEC及びLD/ST命令に対して30ビッ ト又は32ビットの長さの命令を使用すると、単一の3 2ピット命令セットのみを使用するDSPにおけるより も一層の機能及びメモリ/レジスタ・リソースを可能に 間"は並列EXEC及びLD/ST演算を利用する。ナ ンパー・クランチング区間は短いので、すべての命令 は、外部プログラム・メモリをアクセスすることなし に、メモリ・キャッシュ200からアクセスされること になる。更に、ナンパー・クランチング区間は短いが、 それは多くの回数繰り返されて、かかる並列処理が信号 処理プログラムの小さな数のラインのみにおいて使用さ れる場合でさえ、算術演算命令及びロード/ストア命令 の並列処理を有効にする。

【0049】 (第3の好ましい実施例)

【0050】図8及び図9に示されている実施例は、図 5及び図6に示され且つ前に述べた第2の実施例の変形 例である。特に、命令メモリ・キャッシュ300は1ビ\*

 $/DL = (EF \cdot /EIID \cdot OIID) + (/EF \cdot EIID \cdot /OIID)$ 

さもなければ、この実施例におけるハードウェアは、図 5及び図6に示されている第2の好ましい実施例に対す るものと同じである。尚、上記プール式において信号の 前に付された記号/は反転レベルを意味する。

【0052】この実施例を使用して、もしもプログラマ が次のプログラム・シーケンス、つまり:

LD/ST

ノップ

ノップ

EXEC

を意図的にプログラムしたいならば、プログラマは、外 部メモリにおけるノップ命令をLD/ST命令とEXE C命令との間に挿入しなければならない。これは、最終 的に実行されるプログラムに対する外部的に配憶される プログラムの圧縮比における幾らかの損失を意味する が、ノップ命令の明確なプログラミングを必要とする、 かかる命令シーケンスはごくまれに生じるようである。

例に基づいて具体的に説明したが、本発明はそれに限定 されるものではなく、その要旨を逸脱しない範囲におい て種々変更可能であることは言うまでもない。例えば外 部プログラムメモリから供給される命令は32ビットに 限定されず、16ピット等その他適宜のピット数であっ てもよい。

【0054】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるディジ タル信号処理プロセッサに適用した場合について説明し たが本発明はそれに限定されるものではなくその他各種 50 実施例のブロック図である。

\*ット命令識別子IID302を各列に対して含むが、グ ループ化フラグを含んでいない。これは、各命令に対す る命令コードを、30ピットのみに代わって、31ピッ トの長さにするのを可能にする。

14

【0051】この実施例に対する命令プロセッサ回路3 する。そのプログラムの"ナンバー・クランチング区 10 10を履行するには、偶数列命令餓別子EIID、奇数 列命令識別子OIID及び偶数フラグEFに基づいて" 差ライン"DL信号(図においてオーパーパーが付され た信号であり、以下反転DL信号とも記す)を発生する 特別な論理回路312が必要である。特に、反転DL信 号が0に等しくそして2つの検索された命令は、第1の 検索された命令がIID=0としたLD/ST命令であ りそして第2の検索された命令がIID=1としたEX EC命令であることを条件に長い命令語へと組み替えら れる。EF信号は、第1の検索された命令が偶数命令か 20 又は奇数命令のいづれに対応しているのかを決めるため に論理回路312により使用され、それにより、次のプ ール公式が前記反転DL信号に対して使用されることを 可能にする。すなわち:

のデータ処理ユニットに適用することができる。

【0055】本発明は、少なくとも外部から取得する命 令語をそれよりもピット数の多い命令に組み替えて命令 解読手段に供給する条件の者に適用することができる。

[0056]

【発明の効果】本願において開示される発明のうち代表 30 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0057】すなわち、単一の命令への一連の短い命令 語の組み替えが、セットにある既定の規則により決定さ れるような許容された組み合わせを含むときに、それら 一連の短い命令語を外部プログラム・メモリに記憶する のを可能にするので、メモリ記憶の点ではシステムコス トの上昇を抑えることができ、且つ、短い命令を長い命 令へと動的に組み替えるのを可能にすることによってプ 【0053】以上本発明者によってなされた発明を実施 40 ログラムの実行速度を向上させることができるという効 果を得る。

【図面の簡単な説明】

【図1】図1は内部インストラクション・メモリと命令 前処理ユニットを持つディジタル信号プロセッサのプロ ック凶である。

【図2】図2は長い命令語を発生して記憶するための内 部インストラクション・メモリバッファの概念的プロッ ク図である。

【図3】図3は図1と共に示す本発明の第1の好ましい

【図4】図4は図3と共に示す本発明の第1の好ましい 実施例のブロック図である。

【図5】図5は図6と共に示す本発明の第2の好ましい 実施例のプロック図である。

【図 6】図 6 は図 5 と共に示す本発明の第 2 の好ましい 実施例のプロック図である。

【図7】図7は本発明のメモリバッファ部分を履行する のに適しているメモリバッファのプロック図である。

【図8】図8は図9と共に示す本発明の第3の好ましい 実施例のブロック図である。

【図9】図9は図8と共に示す本発明の第3の好ましい 実施例のプロック図である。

### 【符号の説明】


- 100 データ処理システム
- 102 ディジタル信号処理プロセッサ
- 104 外部プログラム・メモリ
- 110 内部メモリ・パッファ
- 112 命令前処理ユニット
- 114 ロード/ストア命令デコーダ
- 116 EXEC命令デコーダ
- 120 レジスタ
- 126 算術演算命令欄
- 128 ロード/ストア欄
- 122 算術論理演算同路

- 136 プログラム・カウンタ
- 138 キャッシュ制御器
- 140 命令入力デマルチプレクサ


16


- 150 命令前処理ユニット
- 154 プログラムカウンタ
- 160 フリップフロップ回路
- 176 パイプラインレジスタ
- 182 パイプラインレジスタ
- 104 /1//////////
- 186 パイプラインレジスタ
- 10 200 内部キャッシュ・メモリ 202 2重アドレスデコーダ
  - 204 命令コード
  - 206 命令識別子 IID
  - 208 グループ化フラグ
  - 210 命令前処理ユニット
  - 214 プログラム・カウンタ
  - 220 パイプライン・レジスタ
  - 226, 238 ロジック
  - 260, 262 メモリバンク
- 20 264 マスタ・プログラム・カウンタ
  - 266 スレープ・プログラム・カウンタ
  - 300 命令メモリ・キャッシュ
  - 310 命令プロセッサ回路


【図1】




#### [図2]










【図4】







[図7]



[図9]

